## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-008109

(43) Date of publication of application: 12.01.2001

(51)Int.Cl.

HO4N 5/335

(21)Application number: 11-176810

(71)Applicant : SONY CORP

(22)Date of filing:

**23.06.1999** (7


(72)Inventor: YONEMOTO KAZUYA

MABUCHI KEIJI

# (54) SOLID STATE IMAGE PICKUP ELEMENT, ITS DRIVING METHOD AND CAMERA SYSTEM (57) Abstract:

PROBLEM TO BE SOLVED: To provide a solid state image pickup element preventing an electronic shutter (ES) scanning circuit from generating a difference in ES stages at the time of executing ES operation, a method for driving the image pickup element and a camera system.

SOLUTION: Relating to the XY address type image pickup element for executing ES operation, dummy stages 23', 24' are added to both of a vertical scanning circuit 23 and an ES scanning circuit 24 so as to form the same number of stages as the total number of scanning lines of a video signal and a dummy pixel 28 is added to an image pickup area so that ES scanning pulses are continuously outputted from the dummy stage 24' at least for a vertical video period after the end of vertical scanning by the circuit 23.



#### **LEGAL STATUS**

[Date of request for examination]

19.01.2006

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特阶庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-8109 (P2001-8109A)

(43)公開日 平成13年1月12日(2001.1.12)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H 0 4 N 5/335

H 0 4 N 5/335

Q 5C024

審査請求 未請求 請求項の数6 OL (全 11 頁)

(21)出願番号

特顯平11-176810

(71)出願人 000002185

ソニー株式会社

平成11年6月23日(1999.6.23) (22)出籍日

東京都品川区北品川6丁目7番35号

(72)発明者 米本 和也

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 馬渕 圭司

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100086298

弁理士 船橋 國則

Fターム(参考) 50024 AAOI CAI7 FAOI FAII GA3I


JA04 JA21

### (54) [発明の名称] 固体撮像素子およびその駆動方法並びにカメラシステム

#### (57) 【要約】

【課題】 電子シャッタ動作を行うXYアドレス型撮像 素子において、垂直映像期間内に電子シャッタ走査パル スの出力が停止すると、撮像画面上に電子シャッタ段差 が発生する。

【解決手段】 電子シャッタ動作を行うXYアドレス型 撮像素子において、映像信号の総走査線数と同じ段数に なるように、垂直走査回路23および電子シャッタ走査 回路24の双方にダミーステージ23′、24′を追加 するとともに、撮像領域にダミー画素28を追加し、垂 直走査回路23による垂直走査終了後少なくとも垂直映 像期間中は、ダミーステージ24'から電子シャッタ走 香パルスを出力し続けるようにする。



(2)

【特許請求の範囲】

【請求項1】 行列状に配置された複数の画素を有する 撮像領域と、

垂直走査パルスを順次出力して前記撮像領域の各画素を 行単位で垂直走査する垂直走査回路と、

前記垂直走査回路による各行の選択に先立って電子シャ ッタ走査パルスを順に出力して各行の画素のリセット動 作を行うとともに、前記垂直走査回路による垂直走査終 了後少なくとも垂直映像期間中は前記電子シャッタ走査 パルスを出力し続ける電子シャッタ走査回路とを備えた ことを特徴とする固体撮像素子。

【請求項2】 前記垂直走査回路および前記電子シャッ タ走査回路は、映像信号の総走査線数と同じ数の段数を 有することを特徴とする請求項1記載の固体撮像素子。

【請求項3】 前記電子シャッタ走査回路は、その最終 ステージに接続された自走型走査回路を有し、次の垂直 走査が始まる直前に前記自走型走査回路を停止させるこ とを特徴とする請求項1記載の固体撮像素子。

【請求項4】 前記電子シャッタ走査回路が前記撮像領 域の走査を一巡したら、前記電子シャッタ走査回路に対 してダミー走査開始パルスを与え、さらに次の電子シャ ッタ走査が始まる直前に前記電子シャッタ走査回路をリ セットすることを特徴とする請求項1記載の固体撮像素 子。

【請求項5】 行列状に配置された複数の画素を有する 撮像領域の各画素を行単位で垂直走査するとともに、そ の垂直走査による各行の選択に先立って電子シャッタ走 香パルスを順に出力して各行の画素のリセット動作を行 う固体撮像素子において、

垂直走査終了後少なくとも垂直映像期間中は前記電子シ ャッタ走査パルスを出力し続けることを特徴とする固体 撮像素子の駆動方法。

【請求項6】 行列状に配置された複数の画素を有する 撮像領域と、

垂直走査パルスを順次出力して前記撮像領域の各画素を 行単位で垂直走査する垂直走査回路と、

前記垂直走査回路による各行の選択に先立って電子シャ ッタ走査パルスを順に出力して各行の画素のリセット動 作を行うとともに、前記垂直走査回路による垂直走査終 パルスを出力し続ける電子シャッタ走査回路とを備えた 固体撮像素子を用いたことを特徴とするカメラシステ  $\mathcal{L}_{\circ}$ 

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像素子およ びその駆動方法並びにカメラシステムに関し、MOS型 あるいはCMOS型撮像素子などのようなXYアドレス (走査) 型撮像素子およびその駆動方法、並びにこれら を用いたカメラシステムに関する。

2

[0002]

【従来の技術】 X Y ア ドレス型撮像素子の従来例を図 1 0に示す。ここでは、図面の簡略化のために、単位画素 の構成については、m行n列目の画素101m, nのみ を例にとって示している。画素101m, nは、フォト ダイオード102、読み出しトランジスタ103、増幅 トランジスタ104、垂直選択トランジスタ105、X Yアドレストランジスタ106およびリセットトランジ スタ107によって構成されている。そして、その周辺 回路として、行方向(垂直方向)の走査系108と列方 向(水平方向)の走査系109とが設けられている。

【0003】行方向の走査系108は、読み出し走査を する垂直走査回路110、電子シャッタ走査をする電子 シャッタ走査回路111およびこれら走査回路110, 111から出力される読み出し走査パルスと電子シャッ タ走査パルスとを論理演算するORゲート112によっ て構成されている。列方向の走査系109は、各列ごと に配線された垂直信号線113に接続されて画素からの 信号出力を列選択する水平選択トランジスタ114およ 20 びこれら水平選択トランジスタ114に対して順次水平 走査パルスを与える水平走査回路115によって構成さ れている。

【0004】次に、上記構成の従来例に係るXYアドレ ス型撮像素子の基本動作について、m行n列目の画素1 01m, nの場合を例にとって説明する。

【0005】m行目の垂直走査パルスVmとn列目の水 平読み出し走査パルスHR nとの積がXYアドレストラ ンジスタ106によってとられ、その結果が読み出しト ランジスタ103のゲートに与えられる。これにより、 so 予め手前の画素101m, n-1の水平読み出し走査パ ルスHR n-1によってリセットされた増幅トランジス タ104のゲートに、フォトダイオード102で光電変 換された信号電荷(ここでは、電子)が読み出される。

【0006】この信号電荷の読み出し時点で、垂直走査 パルスVmは選択状態のレベルにあるので、増幅トラン ジスタ104のソースに接続された垂直選択トランジス タ105が導通状態にある。これにより、増幅トランジ スタ104で増幅された信号は、水平走査回路115か らの水平走査パルスHnによって導通状態にある水平選 了後少なくとも垂直映像期間中は前記電子シャッタ走査 40 択トランジスタ114を通し、さらに水平信号線116 を経由して出力端子117から出力される。

> 【0007】電子シャッタを行う場合は、m行目の読み 出し走査が行われる前(シャッタスピードの時間分だけ 前)に、電子シャッタ走査パルスVs mによってフォト ダイオード102から不要な信号電荷が読み出される が、垂直選択トランジスタ105が1画素の信号期間中 の無効期間にのみ導通状態にあることから、一方で読み 出し走査が行われている画素の信号出力が行われている のに対して、電子シャッタの走査が行われている行から 50 は信号出力が行われないので、読み出し行の信号に電子

3

シャッタが行われている行の信号が被ってしまうことな く、正常な映像信号が得られる。

【0008】図11および図12は、従来例に係るXYアドレス型撮像素子の動作説明のためのタイミングチャートである。これらの図において、VDは垂直同期信号、HDは水平同期信号である。 $\phi$ VSおよび $\phi$ V1、 $\phi$ V2は、垂直走査回路110のスタートパルスおよびクロックパルスである。 $\phi$ SSおよび $\phi$ S1、 $\phi$ S2は電子シャッタ走査回路111のスタートパルスおよびクロックパルスである。

【0009】 Vm-1, Vm, Vm+1 は垂直読み出し 走査パルスであり、行選択のために水平映像期間を通し て選択状態を維持する。Vk-1, Vk, Vk+1 は電子シャッタ走査パルスであり、電子シャッタのための読み出しリセットを行い、かつその行の信号出力はm-1, m, m+1 の各行の画素が出力する信号に混ざらな いように 1 画素期間中のきわめて短い期間のみ、水平映像期間中を通して間欠的に選択状態になるように発生する。

#### [0010]

【発明が解決しようとする課題】しかしながら、上述した従来例に係るXYアドレス型撮像素子では、図13に示すように、電子シャッタ走査パルスVs m (Vs 1, Vs 2,  $\cdots$ , Vs m,  $\cdots$ , Vs M0 が停止している期間が垂直映像期間にかかってしまう。撮像領域の垂直総画素数は、垂直ブランキング期間に信号出力する必要がないので、垂直ブランキング期間を含む垂直走査線数よりも少なく配列されている。

【0011】このため、撮像領域の垂直総画素数に合わせてその段数が決められている電子シャッタ走査回路1 11は、シャッタスピードを制御するために垂直走査回路110に先んじて走査が開始され、その結果、電子シャッタ走査回路111に流れる電源電流が違ったり、垂直走査パルスが撮像領域に静電的に与える影響が変化するため、撮像素子の撮像信号にオフセットや信号振幅の段差が発生する。

【0012】このような映像信号に対する影響は、画面として電子シャッタ走査パルスVsm (Vs1, Vs2,…, Vsm,…, VsM)が停止している期間に相当するタイミングにおいて、図14に示すように、シャッタスピー 40ドに応じて上下に移動する横帯状に段差が現れる。以降、これを電子シャッタ段差と呼ぶものとする。

【0013】電子シャッタ走査回路111に流れる電流 と垂直走査パルスが撮像領域に与える影響に関しては、 以下のようにメカニズムで説明できる。

【0014】電子シャッタ走査回路111に流れる電流 が変化することで、撮像素子に配線されている電源とG NDラインの電位が少なからず変動し、その電源とGN Dに共通に接続されている撮像素子の信号出力回路を通 る映像信号のオフセット段差や信号量段差となって現れ 50 4

\$.

【0015】また、走査パルスVmに関して言えば、撮像領域を横断するように配線されて垂直選択トランジスタ105のゲートなどに接続されている垂直選択線118に走査パルスVmが与えられるため、静電容量的に垂直選択線118と撮像領域のGNDに相当するP-Wellなどと少なからず結合して、走査パルスVmの不連続性が撮像領域のGNDなどの電位変動になり、増幅トランジスタ104の利得変動やオフセット変動を引き起し、映像信号のオフセット段差や信号量段差となって現れる。

【0016】以上から明らかなように、電子シャッタ動作は、垂直走査回路110が走査するのに先駆けて、電子シャッタ走査回路111がシャッタスピードに相当する時間だけ早く走査を開始することから、電子シャッタ走査回路111が撮像領域を走査し終わるのが映像期間中であることが多く、走査し終わった時点で垂直走査回路110に流れる電流が少なくなったり、垂直選択終118にかかる電子シャッタ走査パルスがなくなるため、電子シャッタ走査回路110が走査し終わる前後で、少

20 電子シャッタ走査回路 1 1 0 が走査し終わる前後で、少なからず撮像素子の映像信号出力の振幅やレベルに影響を及ぼし、撮像画面としては走査し終わる前後のタイミングでコントラストや明るさに段差、即ち電子シャッタ段差が発生してしまう。

【0017】すなわち、画素信号の読み出しに関わる垂直走査回路110が垂直映像期間中連続して動作し垂直走査パルスを出力していて、その走査の開始と終了が映像期間中に起こることがない(垂直ブランキング期間中に起こる)のに対して、電子シャッタ走査回路111は垂直走査回路110に先駆けてシャッタスピードの時間だけ先に電子シャッタ走査を開始するため、その電子シャッタ走査の開始と終了が映像期間中に起こる場合があり、そのような動作が撮像素子の出力する映像信号に影響を与えていた。

【0018】本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、電子シャッタ動作を行った際に、電子シャッタ走査回路が電子シャッタ段差を生じさせないようにした固体撮像素子およびその駆動方法並びにカメラシステムを提供することにある。

#### [0019]

【課題を解決するための手段】上記目的を達成するために、本発明では、行列状に配置された複数の画素を有する撮像領域の各画素を行単位で垂直走査するとともに、その垂直走査による各行の選択に先立って電子シャッタ走査パルスを順に出力して各行の画素のリセット動作を行うことによって電子シャッタ動作を実現する固体撮像素子において、垂直走査終了後少なくとも垂直映像期間中は電子シャッタ走査パルスを出力し続けるようにする。

【0020】電子シャッタ動作をする固体撮像素子にお

いて、垂直走査終了後も少なくとも垂直映像期間中は電 子シャッタ走査パルスを出力し続けることで、電子シャ ッタ走査回路が撮像領域の走査を一巡しても、垂直映像 期間中に電子シャッタパルスの出力が停止することがな くなる。換言すれば、少なくとも垂直映像期間内の全て の水平走査期間で電子シャッタパルスが出力されるよう になる。これにより、少なくとも映像期間では電子シャ ッタ走査回路に流れる電流が違ったり、垂直走査パルス が撮像領域に静電的に与える影響が変化することもなく なり、したがって撮像素子の撮像信号にオフセットや信 号振幅の段差が発生するのを未然に防止できる。

#### [0021]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。図1は、本発明の第 1実施形態に係るXYアドレス型撮像素子を示す概略構 成図である。ここでは、図面の簡略化のために、単位画 素の構成については、m行n列目の画素11m, nのみ を例にとって示しているが、他の画素についても全く同 じ構成であることは勿論である。

【0022】図1において、m行n列目の画素11m, nは、光電変換素子であるフォトダイオード12、この フォトダイオード12から信号電荷を読み出すゲートと して機能するNchMOSトランジスタ(読み出しトラ ンジスタ) 13、増幅素子として機能するNchMOS トランジスタ(増幅トランジスタ)14、画素の垂直選 択をなすスイッチとして機能するNchMOSトランジ スタ (垂直選択トランジスタ) 15、水平方向および垂 直方向のアドレス指定をなすNchMOSトランジスタ (XYアドレストランジスタ) 16および画素をリセッ タ (リセットトランジスタ) 17によって構成されてい

【0023】上記構成の画素11m, nにおいて、フォ トダイオード12のカソードには読み出しトランジスタ 13のソースが接続されている。読み出しトランジスタ 13のドレインには、増幅トランジスタ14のゲートお よびリセットトランジスタ17のソースがそれぞれ接続 されている。リセットトランジスタ17のドレインは電 源VDDに接続されている。増幅トランジスタ14のソ いる。

【0024】垂直トランジスタ15のソースは、垂直信 号線18に接続されている。垂直選択トランジスタ15 のゲートは、撮像領域を横断するように配線された垂直 選択線19に接続されている。読み出しトランジスタ1 5のゲートには、XYアドレストランジスタ16のソー スが接続されている。XYアドレストランジスタ16の ドレインは水平選択線20に接続され、ゲートが垂直選 択線19に接続されている。

【0025】撮像領域の周辺部分には、垂直走査系21

および水平走査系22が設けられている。垂直走査系2 1は、読み出し走査をする垂直走査回路23、電子シャ ッタ走査をする電子シャッタ走査回路24およびこれら 走査回路23,24から出力される読み出し走査パルス と電子シャッタ走査パルスとを論理演算するORゲート 25によって構成されている。水平走査系22は、各列 ごとに配線された垂直信号線18に接続されて画素から の信号出力を列選択する水平選択トランジスタ26およ びこれら水平選択トランジスタ26に対して順次水平走 ю 査パルスを与える水平走査回路27によって構成されて いる。

【0026】本実施形態ではさらに、映像期間に信号が 出力される撮像領域に加えて、映像信号の総走査線数と 同じ段数になるように、従来例に係る撮像素子の垂直画 素数と映像信号総走査線数の差の段数分だけ、垂直走査 回路23と電子シャッタ走査回路24にダミーステージ 23′,24′を追加し、それに対応したダミー画素2 8を追加した構成が採られている。そして、ダミーステ ージ23', 24'から出力される各走査パルスは、O 20 Rゲート29を通してダミー垂直選択線30に与えられ るようになっている。

【0027】上記構成の第1実施形態に係るXYアドレ ス型撮像素子の動作説明のためのタイミングチャートを 図2に示す。このタイミングチャートにおいて、スター トパルスφ V S, φ S S、垂直走査パルス V R m (VR 1, VR 2, ···, VR m, ···, VRM) および電子シャッタ走査 パルス VS m (VS 1, VS 2, ..., VS m, ..., VS M) は従 来と同じタイミング関係となっている。

【0028】また、図2のタイミングチャートでは、映 トするスイッチとして機能するNchMOSトランジス 30 像期間に信号が出力される撮像領域の総ライン数をMラ インとし、ダミー画素28としてiライン分の画素が追 加された場合を例にとって示している。このとき、垂直 走査回路23からは、垂直走査パルスVR1, VR2, …, V<sup>R</sup> m, ···, V<sup>R</sup> M, V<sup>R</sup> M+1, ···, V<sup>R</sup> M+i が順に出力され る。また、電子シャッタ走査回路24からは、電子シャ ッタ走査パルス V S I, V S 2, ..., V S m, ..., V S M, V S M+1.…, VS M+i が順に出力される。

【0029】上述したように、第1実施形態に係るXY アドレス型撮像素子では、映像信号の総走査線数と同じ ースには垂直トランジスタ15のドレインが接続されて 40 段数になるように、垂直走査回路23と電子シャッタ走 **査回路24にダミーステージ23′,24′を追加する** とともに、ダミー画素28を追加したことにより、図2 のタイミングチャートから明らかなように、垂直走査回 路23および電子シャッタ走査回路24は共に、それぞ れのスタートパルスφ V S, φ S S に同期して1行目の 走査パルスを出力し、ダミーステージの最後の行M+i まで走査が完了すると、次の垂直走査期間に入るので連 続してまた再び1行目から走査を開始する。

> 【0030】これにより、電子シャッタ走査回路24か 50 ら出力される電子シャッタ走査パルス V S m ( V S 1, V

S 2, ..., VS m, ..., VS M, VS M+1, ..., VS M+i)が全て の水平走査期間に必ず出力されるようになり、したがっ て電子シャッタ走査回路24に流れる電流が各水平走査 期間ごとに異なることがなくなるため、電子シャッタ走 査回路24の電源から撮像素子の出力回路に回り込む不 規則な電位変動が抑制される。

【0031】さらに、映像期間中撮像領域に途切れるこ となく電子シャッタ走査パルスVSmが加わるため、画 素からの出力信号に当該走査パルスの有無によるオフセ ット段差や信号量段差が抑制される。その結果、電子シ ャッタ走査回路24に流れる電流と電子シャッタ走査パ ルスVS mが撮像領域に与える影響が連続的となるた め、従来技術で問題となった電子シャッタ段差(図14 を参照)がきわめて良好に除去される。

【0032】図3は、本発明の第2実施形態に係るXY アドレス型撮像素子を示す構成図である。ここでは、図 面の簡略化のために、単位画素の構成については、m行 n列目の画素31m, nのみを例にとって示している が、他の画素についても全く同じ構成であることは勿論 である。

【0033】図3において、m行n列目の画素31m. nは、第1実施形態に係る撮像素子の場合と同様に、フ オトダイオード32、読み出しトランジスタ33、増幅 トランジスタ34、垂直選択トランジスタ35、XYア ドレストランジスタ36およびリセットトランジスタ3 7によって構成されている。

【0034】上記構成の画素31m, nにおいて、フォ トダイオード32のカソードには読み出しトランジスタ 33のソースが接続されている。読み出しトランジスタ よびリセットトランジスタ37のソースがそれぞれ接続 されている。リセットトランジスタ37のドレインは電 源VDDに接続されている。増幅トランジスタ34のソ ースには垂直トランジスタ35のドレインが接続されて いる。

【0035】垂直トランジスタ35のソースは、垂直信 号線38に接続されている。垂直選択トランジスタ35 のゲートは、撮像領域を横断するように配線された垂直 選択線39に接続されている。読み出しトランジスタ3 5のゲートには、XYアドレストランジスタ36のソー スが接続されている。XYアドレストランジスタ36の ドレインは水平選択線40に接続され、ゲートが垂直選 択線39に接続されている。

【0036】撮像領域の周辺部分には、垂直走査系41 および水平走査系42が設けられている。そして、第1 実施形態に係るXYアドレス型撮像素子の場合と同様 に、垂直走査系41は垂直走査回路43、電子シャッタ 走査回路44およびORゲート45によって構成され、 水平走査系42は水平選択トランジスタ46および水平 走査回路47によって構成されている。

8

【0037】本実施形態ではさらに、垂直走査系41に おいて、垂直走査回路43と電子シャッタ走査回路44 の各最終段 (M段目) に、1段 (または、複数段) の自 走型巡回型) 走査回路48, 49を接続し、それに対応 したダミー画素50を、映像期間に信号が出力される撮 像領域に追加した構成が採られている。そして、自走型 走査回路48,49から出力される各走査パルスは、O Rゲート51を通してダミー垂直選択線52に与えられ るようになっている。

【0038】自走型走査回路48,49はそれぞれ垂直 走査回路43と電子シャッタ走査回路44の各走査パル スを受けて動作を開始し、電子シャッタ走査回路 4 4 側 の自走型走査回路49は、図4のタイミングチャートに 示すように、従来例に係るXYアドレス型撮像素子にお いて電子シャッタ段差が発生していた期間に電子シャッ タ走査パルスVS M+1 を発生する。

【0039】ただし、自走型走査回路48,49をその ままにしておくと走査パルスが出続けるので、図4のタ イミングチャートから明らかなように、再び電子シャッ 20 夕走査回路44をスタートさせる直前に自走ストップパ ルス

の

SRを与えて停止させるようにする。
垂直走査回 路43側の自走型走査回路48についても同様に、自走 ストップパルスøSRを適当なタイミングで与えて停止 させるようにする。

【0040】図4のタイミングチャートにおいて、スタ ートパルス o V S, o S S、垂直走査パルス V R m (V R 1. V<sup>R</sup> 2. ··· 、V<sup>R</sup> a. ··· 、V<sup>R</sup> M) および電子シャッタ走 査パルスVS m (VS 1, VS 2, ..., VS m, ..., VS 場)は 従来と同じタイミング関係となっている。また、自走型 33のドレインには、増幅トランジスタ34のゲートお 30 走査回路48,49から出力される垂直走査パルスVR M+1, VS M+1 については、従来例に係るXYアドレス 型撮像素子の垂直画素数と映像信号総走査線数の差の段 数分だけ連続して発生することになる。

> 【0041】上述したように、第2実施形態に係るXY アドレス型撮像素子では、垂直走査回路43と電子シャ ッタ走査回路24に対して自走型走査回路48,49を 追加するとともに、ダミー画素50を追加したことによ り、電子シャッタ走査パルス VS m (VS 1, VS 2, ..., VS m, ..., VS M, VS M+1) が全ての水平走査期間に必ず 出力されるようになるため、第1実施形態の場合と同様 の理由により、電子シャッタ段差を抑圧することができ

【0042】すなわち、電子シャッタ走査回路44に流 れる電流が各水平走査期間ごとに異なることがなくなる ため、電子シャッタ走査回路 4 4 の電源から撮像素子の 出力回路に回り込む不規則な電位変動が抑制される。さ らに、映像期間中撮像領域に途切れることなく電子シャ ッタ走査パルスVS mが加わるため、画素からの出力信 号に当該走査パルスの有無によるオフセット段差や信号 50 量段差が抑制される。その結果、電子シャッタ走査回路 9

4 4 に流れる電流と電子シャッタ走査パルスVS mが撮 像領域に与える影響が連続的となるため、電子シャッタ 段差がきわめて良好に除去される。

【0043】図5は、電子シャッタ走査回路44とその 最終段に接続された1段の自走型走査回路49の具体的 な回路例を示す回路図である。

【0044】図5において、電子シャッタ走査パルスV S 1, VS 2, ..., VS m, ..., VS M までの各段の回路は、 スイッチングトランジスタ61,63およびCMOSイ ンバータ62、64からなる一般的なダイナミックシフ トレジスタによって構成されている。そして、当該シフ トレジスタの各段の出力と水平同期信号HDおよび読み 出しタイミングパルスとの論理積がANDゲート65で とられ、このANDゲート65の論理積出力が電子シャ ッタ走査パルス VS 1, VS 2, ..., VS m, ..., VS M とな

【0045】一方、電子シャッタ走査パルスV<sup>S</sup> M+1 を 発生する自走型走査回路49は、スイッチングトランジ スタ61, 63およびCMOSインバータ62, 64か らなる一般的なダイナミックシフトレジスタを基本構成 20 とし、これに加えて、自段の出力と垂直走査回路44の 最終段の出力との論理和をとるORゲート66と、自走 ストップパルスφSRに応答してCMOSインバータ6 2の入力端をGNDに接続するストップトランジスタ6 7と、インバータ68で反転された自走ストップパルス φSRに応答してCMOSインバータ54の入力端を電 源に接続するストップトランジスタ69とを有する構成 となっている。

【0046】上記構成の自走型走査回路49は、前段の ルスを出力し続ける。そして、この出力パルスが、垂直 走査回路44の各段の出力と同様に、ANDゲート65 において水平同期信号HDおよび読み出しタイミングパ ルスとの論理積がとられ、このANDゲート65の論理 積出力が電子シャッタ走査パルスVS M+1 となる。ま た、自走ストップパルスøSRが与えられると、CMO Sインバータ62の入力端が接地され、CMOSインバ ータ54の入力端が電源にプルアップされることで、自 走が停止するようになっている。

【0047】この自走型走査回路49がパルスを出力し 40 ルスを挿入することにある。 始め、停止するまでの詳細なタイミング関係を図6のタ イミングチャートに示している。このタイミング例で は、自走型走査回路49が電子シャッタ走査パルスVS 計1 を3個出力した後、自走ストップパルス φ S R が発 生して停止するような場合を示している。自走型走査回 路49が停止した次の水平走査期間から再び1行目の走 査が始まるように、スタートパルスもSSが立ち、電子 シャッタ走査パルスVS 1 が出力される。

【0048】次に、本発明の第3実施形態について説明 する。この第3実施形態は、構造的には、図10に示す ∞ S1とφS2の位相が異なっていない状態で正常にシフ

10

構成の従来例に係るXYアドレス型撮像素子に適用され る。すなわち、従来例に係るXYアドレス型撮像素子に 対して構造上何ら変更を加えることなく、電子シャッタ 走査回路の駆動タイミングを工夫することで、電子シャ ッタ段差を防止するようにしている。その駆動タイミン グを図7および図8に示す。

【0049】図7は、垂直同期のタイミングチャートで ある。このタイミングチャートにおいて、VDは垂直同 期信号、HDは水平同期信号である。 φ V1, φ V2は 図10の垂直走査回路110における垂直クロックパル ス、 φ V S はその垂直走査スタートパルス、 V R 1, V R 2,…, VR M は垂直走査パルスである。 φ S 1, φ S 2 は電子シャッタ走査回路111におけるクロックパル ス、 oSSは電子シャッタ走査スタートパルス、VS1, VS 2, …, VS M は電子シャッタ走査パルスである。

【0050】垂直走査スタートパルスφVSが立つこと で、垂直走査パルスがVRIから順に水平走査期間ごと に立ち、画素の読み出し行の制御を行う。一方、電子シ ャッタ走査スタートパルスφSSは、電子シャッタのシ ャッタスピードが垂直走査スタートパルスøVSとの時 間差で決まるため、所望のシャッタスピードに合わせて 適切な位置に保つ。この電子シャッタ走査スタートパル ス 6 SSにより電子シャッタ走査パルスがVS 1 から順 に水平走査期間ごとに立ち、画素に蓄積された信号電荷 をリセットする。

【0051】ここで、第3実施形態の特徴とする点につ いて説明する。その一つは、電子シャッタ走査パルスV S 1, VS 2, ..., VS M が、ある水平走査期間について出 力されないように、電子シャッタ走査回路111が走査 出力、即ち垂直走査回路44の最終段の出力を受けてパ 30 し終わったタイミングを見計らって電子シャッタ走査ス タートパルス

る

S

S

と
して

ダ

ミ

ー

走

査

ス

タ

ー

ト

パ

ル

ス

を 立てることにある。

> 【0052】他の一つは、このダミー走査スタートパル スおよび本来の電子シャッタ走査スタートパルスによ り、電子シャッタ走査回路111から出力される電子シ ャッタ走査パルス VS 1, VS 2, ..., VS M がダブって出 力されることがないように、電子シャッタ走査スタート パルスが立つ直前に電子シャッタ走査回路111のクロ ックパルスφ S 1, φ S 2 としてダミー走査ストップパ

> 【0053】図8は、特にダミー走査ストップパルスの 位相関係がわかるように、その部分を時間軸方向に拡大 して示したタイミングチャートである。なお、電子シャ ッタ走査回路111の具体的な回路構成としては、図5 に示す第2実施形態での電子シャッタ走査回路44の回 路構成と同じであるとする。

【0054】このようなスイッチングトランジスタ6 1, 63およびCMOSインバータ62, 64で構成さ れたダイナミックシフトレジスタは、クロックパルス&

トレジスタとして動作するが、クロックパルスφS1と 象により、走査されるはずのパルスが消滅してしまい、 結果的に電子シャッタ走査回路111がリセットされ

【0055】逆にこの現象を利用して、図8における電 子シャッタ走査パルスVS9 が走査パルスを出力してV S1と重なる前に、クロックパルス 6 S 1, 6 S 2 の位 相を重ねたダミー走査ストップパルスを立てることで、 電子シャッタ走査回路111をリセットすることができ る。この結果、電子シャッタ走査回路111から全ての 水平走査期間から必ず電子シャッタ走査パルスが出力さ れ、電子シャッタ段差が発生しない。

【0056】上述したように、第3実施形態に係るXY アドレス型撮像素子では、電子シャッタ走査回路11が 撮像領域の走査を一巡したら、電子シャッタ走査回路1 11に対してダミー走査スタートパルスを与え、さらに 次の電子シャッタ走査が始まる直前に電子シャッタ走査 回路111をリセットするようにしたことにより、電子 期間内で途切れることなく連続して出力されるようにな るため、第1実施形態の場合と同様の理由により、電子 シャッタ段差を除去することができる。

【0057】特に、第3実施形態の場合には、電子シャ ッタ走査回路111の駆動タイミングを変更するだけで 所期の目的を達成できるため、従来のXYアドレス型撮 像素子をそのまま使用できるため、電子シャッタ段差を 未然に防止できるXYアドレス型撮像素子を安価に提供 できる利点がある。

【0058】なお、ここでは、図5に示した回路構成の 30 ダイナミックシフトレジスタからなる電子シャッタ走査 回路において、当該シフトレジスタのレーシングを利用 した場合を例に採って説明したが、ダイナミックシフト レジスタ以外にも、クロックパルスなどによってレーシ ングを起こすことが可能な回路構成の電子シャッタ走査 回路にも応用可能である。

【0059】また、第3実施形態の変形例として、図5 に示した回路構成の自走型走査回路49をリセットする リセットトランジスタ67、69を利用してレーシング の代わり、即ちシフトレジスタをリセットすることが可 40 能である。

【0060】図9は、本発明に係るカメラシステムの一 例を示す概略構成図である。図9において、被写体(図 示せず)からの入射光(像光)は、レンズ71等を含む 光学系によってXYアドレス型撮像素子72の撮像面上 に結像される。XYアドレス型撮像素子72としては、 先述した本発明の第1, 第2または第3実施形態もしく はその変形例に係るXYアドレス型撮像素子が用いられ

【0061】XYアドレス型撮像素子72は、タイミン 50

12

グジェネレータ等を含む駆動回路73から出力される各 種のタイミング信号に基づいてその駆動が行われる。X Yアドレス型撮像素子72から出力される撮像信号は、 信号処理回路74において種々の信号処理が施された 後、映像信号として出力される。

【0062】上記構成のカメラシステムにおいて、XY アドレス型撮像素子72として、本発明の第1,第2ま たは第3実施形態もしくはその変形例に係るXYアドレ ス型撮像素子を用いることで、当該撮像素子では電子シ ю ャッタ段差を抑圧することができるため、電子シャッタ 段差のない良好な撮像画面を提供できる。

#### [0063]

【発明の効果】以上説明したように、本発明によれば、 電子シャッタ動作をする固体撮像素子およびその駆動方 法並びにカメラシステムにおいて、において、垂直走査 終了後も少なくとも垂直映像期間中は電子シャッタ走査 パルスを出力し続けるようにしたことにより、少なくと も垂直映像期間内の全ての水平走査期間で電子シャッタ パルスが出力されるようになるため、撮像素子の撮像信 シャッタパルスが重複することもなく、しかも垂直映像 🛛 号にオフセットや信号振幅の段差が発生するのを抑制で き、結果として、電子シャッタ段差を確実に防止できる ことになる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施形態に係るXYアドレス型固 体撮像素子を示す概略構成図である。

【図2】第1実施形態に係るXYアドレス型固体撮像素 子の動作説明のためのタイミングチャートである。

【図3】本発明の第2実施形態に係るXYアドレス型固 体撮像素子を示す概略構成図である。

【図4】第2実施形態に係るXYアドレス型固体撮像素 子の動作説明のためのタイミングチャートである。

【図5】電子シャッタ走査回路および自走型走査回路の 具体的な回路例を示す回路図である。

【図6】自走型走査回路の動作説明のためのタイミング チャートである。

【図7】本発明の第3実施形態に係るタイミングチャー ト(その1)である。

【図8】本発明の第3実施形態に係るタイミングチャー ト(その2)である。

【図9】本発明に係るカメラシステムを示す概略構成図 である。

【図10】従来例に係るXYアドレス型固体撮像素子を 示す概略構成図である。

【図11】従来例に係るタイミングチャート(その1) である。

【図12】従来例に係るタイミングチャート(その2) である。

【図13】従来例に係るタイミングチャート(その3) である。

【図14】撮像画面上に発生する電子シャッタ段差を示

(8)

す図である。 【符号の説明】


11m, n, 31m, n…画素、23, 43…垂直走查

13


回路、24,44…電子シャッタ走査回路、23',2 4' …ダミーステージ、27, 47…水平走査回路、2 8,50…ダミー画素、48,49…自走型走査回路

14


[図1]




【図2】




[図6]




[図3]




【図4】




【図8】







【図7】



【図11】



[図12]



【図13】

